# Remote FPGA Laboratory

**Repository Path**: lryan599/remote-fpga-laboratory

## Basic Information

- **Project Name**: Remote FPGA Laboratory
- **Description**: HITSZ远程FPGA实验系统
- **Primary Language**: Unknown
- **License**: MIT
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2023-09-10
- **Last Updated**: 2024-08-12

## Categories & Tags

**Categories**: Uncategorized

**Tags**: Verilog, Python

## README

# Remote FPGA Laboratory

### 介绍
HITSZ-2023FALL面向领域的计算机系统设计与实践项目，题目为远程FPGA实验系统。本仓库有以下目录：
- doc：关于FPGA板的用户手册
- node：纯FPGA的node端
- verilog：纯FPGA的IP核
- usb_eeprom_program：FTDI芯片相关刷写工具

### 技术路线
- 纯FPGA的IP核由Verilog编写而成，它一方面通过串口接收到操作信号并执行，另一方面也对基本IO设备进行信号采集，打包成采样数据后通过串口发送到Node端，其中串口的波特率暂时选定为230400，经计算该波特率已经足够传输标准的IO设备信号。
- 纯FPGA的Node端使用Python编写而成，Python版本要求3.9以上（在3.9、3.10、3.12测试未发生问题）。整个Node端使用到的第三方库只有PySerial，负责读写串口中的数据，可以直接使用pip进行安装。

### 发行版ip核使用流程：
1. 下载项目release中的remote_ip.zip，并进行解压
2. 打开vivado，在PROJECT MANAGER -> Settings -> IP -> Repository中添加解压的ip文件夹
3. 在PROJECT MANAGER -> IP Catalog中搜索remote_fpga，添加该ip核到项目中即可正常使用